## PLANE TYPE DISPLAY DEVICE

Publication number: JP7191623

**Publication date:** 

1995-07-28

Inventor:

TOMIO SHIGETOSHI; MATSUI NAOKI; YAO SHINPEI

Applicant:

**FUJITSU LTD** 

Classification:

- international:

G09G3/20; G09G3/28; G09G3/288; G09G3/20; G09G3/28; (IPC1-7):

G09G3/20; G09G3/28

- european:


Application number: JP19940284945 19941118


Priority number(s): JP19940284945 19941118; JP19930290868 19931119

Report a data error here

#### **Abstract of JP7191623**

PURPOSE: To reduce the current consumption of the plane type display device which uses a plasma display, electroluminescence, liquid crystal, a fluorescent display tube, light emitting diodes, etc., by eliminating a charging current to a panel which is completely irrelevant to actual display and a reactive current due to unnecessary switching. CONSTITUTION: The plane type display device which uses at least one high voltage VS for display other than a logic voltage is equipped with a means 61 which detects the voltage value of the high voltage VS for display, and a driving control signal control means which controls a driving control signal by a means for detecting the erasure state of an externally inputted signal DISPENA or inputted display data DATA.





Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

特開平7-19162.3

(43)公開日 平成7年(1995)7月28日

(51)Int. Cl. 6

識別記号 庁内整理番号 FI

技術表示箇所

G09G

3/20

J 9378-5 G

3/28

J 9378 - 5 G

B 9378-5G

審査請求 未請求 請求項の数11 0L

(全14頁)

(21)出願番号

特願平6-284945

(22)出願日

平成6年(1994)11月18日

(31)優先権主張番号 特願平5-290868

(32)優先日

平5(1993)11月19日

(33)優先権主張国

日本 (JP)

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(72)発明者 富尾 重寿

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72)発明者 松井 直紀

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72)発明者 矢尾 晋平

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(74)代理人 弁理士 石田 敬 (外3名)


## (54) 【発明の名称】平面型表示装置


## (57)【要約】

【目的】 プラズマ・ディスプレイ, エレクトロ・ルミ ネッセンス,液晶,蛍光表示管および発光ダイオード等 を用いた平面型表示装置に関し、実際の表示には全く関 係ないパネルへの充電電流および無駄なスイッチングに よる無効電流を無くして消費電流を低減することを目的 とする。

ロジック電圧以外の表示用高電圧VSを少な 【構成】 くとも1つ使用とする平面型表示装置であって、該表示 用高電圧VSの電圧値を検出する手段61,外部から入 力される信号DISPENA,または,入力される表示データDA TAの消去状態を検出する手段により、駆動制御信号を制 御する駆動制御信号制御手段を備えるように構成する。

# 図1の平面型表示装置における要却を振略的に示すプロック図





#### 【特許請求の範囲】

【請求項1】 ロジック電圧以外の表示用高電圧 (V S)を少なくとも1つ使用する平面型表示装置であっ て、

該表示用高電圧(VS)の電圧値を検出する手段(6 1),外部から入力される信号 (DISPENA), または,入力 される表示データ (DATA) の消去状態を検出する手段に より、駆動制御信号を制御する駆動制御信号制御手段を 備えていることを特徴とする平面型表示装置。

【請求項2】 前記平面型表示装置において、前記駆動 制御信号を制御する駆動制御信号制御手段と共に、内部 電源回路(50)の動作を制御する内部電源制御手段を 備えていることを特徴とする請求項1の平面型表示装 置。

前記内部電源制御手段は、前記表示用高 【請求項3】 電圧 (VS) および他の駆動電圧 (VA, VW, VE) を検出する電圧検出手段により検出された電圧値に応じ て電源制御信号 (PWSC1, PWSC2) を変化さ せ、前記内部電源回路(50)の動作を制御するように したことを特徴とする請求項2の平面型表示装置。

【請求項4】 前記表示用高電圧(VS)および他の駆 動電圧(VA, VW, VE)を検出する電圧検出手段に より検出された電圧値に応じて前記駆動制御信号制御手 段により前記駆動制御信号 (MCRST, MCPSD, ADENA) を変化させ、前記内部電源制御手段により 前記内部電源回路(50)の動作を制御するようにした ことを特徴とする請求項2の平面型表示装置。

【請求項5】 前記駆動制御信号制御手段は、前記検出 された表示用高電圧(VS)の値が内部に設定した規定 を停止させ、且つ、該検出された表示用高電圧 (VS) の値が該内部に設定した規定値に達した場合には該制御 回路(10)により回路動作を再開させ、これにより、 前記表示用高電圧 (VS) の可変により、前記駆動制御 信号の制御を行うようにしたことを特徴とする請求項2 の平面型表示装置。

【請求項6】 前記駆動制御信号制御手段は、前記検出 された表示用高電圧 (VS) の値を比較するために内部 に設定された少なくとも2つの第1および第2の規定値 場合に使用し、該第2の規定値は該表示用高電圧が立ち 下がる場合に使用するようにしたことを特徴とする請求 項5の平面型表示装置。

【請求項7】 前記平面型表示装置は、維持放電を行う 平行する維持放電電極(7,8)と、該維持放電電極に 直行して配置されたアドレス電極(3)とを具備し、前 記維持放電電極の一方(7)を共通接続し、且つ、他方 (8) を表示ライン毎に独立して設け、壁電荷をメモリ 媒体として利用した面放電構造を有する3電極型面放電 る請求項1の平面型表示装置。

【請求項8】 表示用高電圧(VS)および該表示用高 電圧より生成した駆動電圧 (VA, VW, VE) を使用 して表示を行う平面型表示装置であって、

電源が投入されて初期設定が行われた後、前記表示用高 電圧 (VS) が規定値になったかどうかを判別する第1 の表示用高電圧判別手段(S2)と、

前記表示用高電圧より生成した駆動電圧 (VA, VW, VE) が規定値になったかどうかを判別する第1の駆動 電圧判別手段(S5)と、

該駆動電圧を生成する内部電源回路 (50) の保護動作 を開始した後、前記表示用高電圧 (VS) が規定値を維 持しているかどうかを判別する第2の表示用高電圧判別 手段(S8)と、

前記駆動電圧 (VA, VW, VE) が規定値を維持して いるかどうかを判別する第2の駆動電圧判別手段(S 9)とを具備し、その判別結果に基づいて駆動制御信号 を制御することを特徴とする平面型表示装置。

【請求項9】 前記平面型表示装置は、前記第2の表示 20 用高電圧判別手段(S8)により前記表示用高電圧(V S)が規定値を維持していないと判別されたとき、初期 設定に処理を戻し、且つ、前記第2の駆動電圧判別手段 (S9)により前記駆動電圧 (VA, VW, VE) が規 定値を維持していないと判別されたとき、内部電源およ び前記駆動制御信号の遮断を行うようにしたことを特徴 とする請求項8の平面型表示装置。

【請求項10】 前記平面型表示装置は、さらに、前記 表示用高電圧(VS)が印加されてから前記駆動電圧 (VA, VW, VE) が規定値に立ち上がるまでの時間 値に達しない場合には制御回路(10)により回路動作 30 を補償する立ち上がり時間補償手段(S3)を備えてい ることを特徴とする請求項8の平面型表示装置。

> 【請求項11】 前記第1の表示用高電圧判別手段(S 2) で前記表示用高電圧(VS) と比較する規定値を、 前記第2の表示用高電圧判別手段(S8)で該表示用高 電圧と比較する規定値と異なる値としたことを特徴とす る請求項8の平面型表示装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は平面型表示装置に関し、 を有し、該第1の規定値は該表示用高電圧が立ち上がる 40 特に、プラズマ・ディスプレイ,エレクトロ・ルミネッ センス,液晶,蛍光表示管および発光ダイオード等を用 いた平面型表示装置に関する。近年、平面型表示装置 (フラットディスプレイ) における大画面化, 大容量 化、フルカラー表示化の要求に伴って、該平面型表示装 置の消費電力も大きくなる傾向にある。そこで、このよ うな平面型表示装置においても、消費電力をでき得る限 り低減することが要望されている。

[0002]

【従来の技術】従来、平面型表示装置としては、PDP 交流型プラズマディスプレイ装置であることを特徴とす 50 (プラズマ・ディスプレイ・パネル), E L 索子 (エレク トロ・ルミネッセンス素子), L C D (液晶ディスプレイ), V F D (蛍光表示装置), および, L E D (発光ダイオード)等を用いたものが知られている。本発明は、これら種々の平面型表示装置に適用することが可能であるが、以下の説明では、P D P、特に、3 電極面放電交流駆動型プラズマディスプレイ装置(A C型P D P)を例にとって説明する。

【0003】図13は従来の3電極面放電交流駆動型の プラズマディスプレイパネルを模式的に示す図であり、 図14は図13のプラズマディスプレイパネルにおける 1つの放電セルの概略的構造を示す断面図である。ここ で、図13は、M×Nドットのパネル構造 (電極構造) を示している。図13および図14において、参照符号 1は前面ガラス基板、2は背面ガラス基板、3はアドレ ス電極, 4は壁, 5は壁の間に設けられた蛍光体, 6は 誘電体層、7および8はX電極およびY電極を示してい る。このAC型PDPにおいて、放電は主に背面ガラス 基板2上に配置された2本の維持放電電極 (X電極7お よびY電極8)の間で行われ、また、表示データに応じ た画素(放電セル)の選択は、Y電極8ビアドレス電極 20 3との間の放電を利用して、該当するY電極8を含むラ イン上のセルを選択して行うようになっている。各維持 放電電極(7,8)上には、絶縁のための誘電体層6が 形成され、該誘電体層 6 上に保護膜であるMgO膜が形 成されている。さらに、背面ガラス基板2と向かい合う 前面ガラス基板1には、アドレス電極3および蛍光体5 が形成されている。ここで、蛍光体5は、カラー表示を 可能とするために、赤・緑・青の発光特性を有し、該蛍 光体5はアドレス電極3上に形成されるようになってい

【0004】放電空間は、ガラス基板の片側もしくは両側に形成された壁(障壁)4によって分離され、放電はその中で各セル毎に起こるようになっており、放電によって発生した紫外線が蛍光体を発光させて表示を行うようになっている。このような構成を有するセルを、例えば、マトリクス状に( $M\times N$ )個だけ配列することにより、図13に示すようなディスプレイパネルが構成される。ここで、図13において、参照符号 $A_1 \sim A_M$  はアドレス電極3を示し、 $Y_1 \sim Y_N$  はY電極8を示している。また、各セルに対するX電極7は、共通結線とされ 40 ている。

【0005】図15は図13に示すプラズマディスプレイパネルを用いた3電極面放電交流駆動型プラズマディスプレイ装置の一例を示すブロック図であり、代表的な3電極AC型PDPを駆動するための周辺回路を示すものである。図15において、参照符号100は制御回路,101は表示データ制御部,102はフレームメモリ,103はパネル駆動制御部,104はスキャンドライバ制御部,そして,105は共通ドライバ制御部を示している。さらに、参照符号21はアドレスドライバ,22はXドライバ,23は50

Yスキャンドライバ,24はYドライバ,そして,30はプラズマ・ディスプレイ・パネル (PDP) 示している。

【0006】また、図15において、参照符号CLOC Kは表示データを示すドットクロック、DATAは表示データ(256階調カラー表示の場合は、各色8ビット:3×8)、VSYNCは1フレーム(1フィールド)の開始を示す垂直同期信号、そして、HSYNCは1ラインの開始を示す水平同期信号を示している。制御回路100は、表示データ制御部101およびパネル駆動制御部103を備えている。表示データ制御部101は、表示データをフレームメモリ102に蓄え、パネルの駆動タイミングに合わせて、アドレスドライバ21に転送するものである。ここで、参照符号A-DATAは表示データ、また、A-CLOCKは転送クロックを示している。

【0007】パネル駆動制御部103 はパネル30に高圧 波形を印加するタイミングを決定するものであり、スキ ャンドライバ制御部104 および共通ドライバ制御部105 を備えている。ここで、参照符号Y-DATAはスキャ ンデータ (Yスキャンドライバを1ビット毎にONさせ るためのデータ)、Y-CLOCKは転送クロック (Y スキャンドライバを1ビット毎にONさせるためのクロ ック)、Y-STB1はYストローブ1(YスキャンドライバをONさせるタイミング規定する信号)、そし て、Y-STB2はYストロープ2を示している。ま た、参照符号X-UDはX側共通ドライバのON/OF Fを制御する信号(VS/VWを出力)、X-DDはX 側共通ドライバのON/OFFを制御 (GND)、Y-UDはY側共通ドライバのON/OFFを制御(VS/ VWを出力)、そして、Y-DDはX側共通ドライバの ON/OFFを制御(GND)を示している。

【0008】図15に示されるように、アドレス電極3 (Aı~Aм)は1本毎にアドレスドライバ21に接続 され、該アドレスドライバ21によってアドレス放電時 のアドレスパルスが印加される。また、Y電極8 (Y1 ~Y<sub>N</sub> )は個別にYスキャンドライバ23に接続され る。スキャンドライバ23はY側共通ドライバ (Yドラ イバ)24に接続されており、アドレス放電時のパルス はYスキャンドライバ23から発生する。また、維持パ ルス等はYドライバ24で発生し、Yスキャンドライバ 23を経由して、Y電極8に印加される。さらに、X電 極7は、パネル30の全表示ラインに渡って共通に接続 される。そして、X側共通ドライバ (Xドライバ) 22 は、書き込みパルスおよび維持パルス等を発生する。こ れらのドライバ回路は、制御回路100 によって制御さ れ、該制御回路100 は、装置の外部より入力される同期 信号や表示データ信号によって制御されるようになって いる。

0 【0009】図16は図15のプラズマディスプレイ装

置における駆動波形の一例を示す図であり、いわゆる 『アドレス/維持放電分離型・書き込みアドレス方式』 における1サブフレーム(または、1サブフィールド) の駆動波形を示すものである。この方法は、例えば、フ ルカラーのための多階調表示を行う場合に適用され、低 電圧で安定な駆動 (アドレス) を行うことができるもの である。

【0010】図16に示されるように、1サブフレーム 内は、アドレス期間および維持放電期間に分離される。 そして、アドレス期間においては、全面書き込み,全面 10 消去、および、線順次書き込み(アドレス)が行われ、 また、維持放電期間においては、全ライン同時に維持バ ルスが印加され、書き込みアドレスが実行され壁電荷が 蓄積されたセルに対して維持放電が行われる。ここで、 1サブフレームは、例えば、インターレース (飛び越し 操作) 処理により1フレームの画面を2つのサブフレー ムにより構成する場合には、各サブフレームにおけるサ プフィールドに対応する。

【0011】この図16に示す駆動方法の特長は、アド って、全セルの状態を均一とし、さらに、次に行われる 線順次書き込み放電 (アドレス放電) に有効な壁電荷を 残した状態で消去の完了とすることである。まず、Y電 極がGNDレベルになり、同時にX電極に書き込みバル ス(電圧VW)が印加されて全面書き込みが行われる。 この時、アドレス電極側、実際には蛍光体等の絶縁物表 面に、正電荷であるイオンが蓄積される。そして、次の ステップで、消去パルス (電圧VE) が印加されること により、全面消去が行われる。消去放電は、X電極とY 電極の絶縁層 (MgO膜) 表面に壁電荷が無い状態を作 30 り出すものであるが、好ましくは、Y電極側のMgO面 には、次のアドレス放電に有利な負電荷である電子を蓄 積し、且つ、その際、残留した壁電荷の電圧値は、X電 極およびY電極に維持放電パルスが印加されても、維持 放電を起こさないレベルでなくてはならない。

【0012】これらの、均一化とアドレスの低電圧化を 狙った、全面書き込み全面消去を経た後に、線順次に書 き込み放電 (アドレス放電) が行われる。この放電は、 書き込みを行うラインのY電極をGNDレベルとして、 そのライン中の書き込みを行うセルのアドレス電極に、 40 い。 アドレスパルス (電圧VA) が印加されて行われる。こ の際、アドレス側(蛍光体表面)にはイオンが、Y電極 側(MgO面)には電子がそれぞれ蓄積されたいるた め、非常に低い電圧でアドレス放電が可能となる。これ らの動作が、全ラインに渡り実行された後、X電極とY 電極に交互に維持パルス (VS) が印加され維持放電が 行われる。

## [0013]

【発明が解決しようとする課題】上述した図13~図1

装置)において、例えば、表示を全面消去状態にする場 合、表示装置に入力するデータそのものを非表示のデー タにするか、或いは、ディスプレイ・イネーブル信号(D ISPENA) の制御によりアドレスドライバの出力をOFF することにより行っている。しかしながら、これらの手 法により表示を全面消去状態とした場合、アドレスパル スの印加による壁電荷の形成は行われないが、その後の 維持パルス (図9の維持放電期間における維持パルス) は印加されることになる。

【0014】すなわち、従来の平面型表示装置において は、実際の表示には全く関係ない維持パルスの印加によ り無駄な電力が消費されることになっていた。本発明 は、上述した従来の平面型表示装置が有する課題に鑑 み、実際の表示には全く関係ないパネルへの充電電流お よび無駄なスイッチングによる無効電流を無くして消費 電流を低減することを目的とする。

## [0015]

【課題を解決するための手段】本発明によれば、ロジッ ク電圧以外の表示用高電圧VSを少なくとも1つ使用と レス期間の始めに行われる全面書き込みと全面消去によ 20 する平面型表示装置であって、該表示用高電圧VSの電 圧値を検出する手段61,外部から入力される信号(消 去状態または待機状態を示す信号)DISPENA, または, 入 力される表示データDATAの消去状態を検出する手段によ り、駆動制御信号を制御する駆動制御信号制御手段を備 えていることを特徴とする平面型表示装置が提供され る。

> 【0016】平面型表示装置において、駆動制御信号を 制御する駆動制御信号制御手段と共に、内部電源回路 5 0の動作を制御する内部電源制御手段を備えることがで きる。また、内部電源制御手段は、表示用高電圧VSお よび他の駆動電圧VA, VW, VEを検出する電圧検出 手段により検出された電圧値に応じて電源制御信号PW SC1, PWSC2を変化させ、内部電源回路50の動 作を制御するように構成してもよい。さらに、表示用高 電圧VSおよび他の駆動電圧VA, VW, VEを検出す る電圧検出手段により検出された電圧値に応じて駆動制 御信号制御手段により駆動制御信号MCRST,MCP SD, ADENAを変化させ、内部電源制御手段により 内部電源回路50の動作を制御するように構成してもよ

【0017】駆動制御信号制御手段は、検出された表示 用高電圧VSの値が内部に設定した規定値に達しない場 合には制御回路10により回路動作を停止させ、且つ、 検出された表示用高電圧VSの値が内部に設定した規定 値に達した場合には制御回路10により回路動作を再開 させ、これにより、表示用高電圧VSの可変により、駆 動制御信号の制御を行うようにすることができる。駆動 制御信号制御手段は、検出された表示用高電圧VSの値 を比較するために内部に設定された少なくとも2つの第 6に示す従来の平面型表示装置(プラズマディスプレイ 50 1および第2の規定値を有し、第1の規定値は表示用高

وراي والمحاولة والمناهمة المناهم والمناه والمناهم والمناهم والمناهم والمناهم والمناهم والمناهم والمناهم والمناهم

電圧が立ち上がる場合に使用し、第2の規定値は表示用 高電圧が立ち下がる場合に使用するようにしてもよい。 【0018】平面型表示装置は、維持放電を行う平行す る維持放電電極7,8と、維持放電電極に直行して配置 されたアドレス電極3とを具備し、維持放電電極の一方 7を共通接続し、且つ、他方8を表示ライン毎に独立し て設け、壁電荷をメモリ媒体として利用した面放電構造 を有する3電極型面放電交流型プラズマディスプレイ装 置として構成してもよい。

## [0019]

【作用】本発明の平面型表示装置によれば、駆動制御信 号制御手段は、表示用高電圧VSの電圧値を検出する手 段61,外部から入力される信号DISPENA,または,入力 される表示データDATAの消去状態を検出する手段によ り、駆動制御信号を制御するようになっている。

【0020】これによって、全面消去表示を行う時に、 実際の表示には全く関係ないパネルへの充電電流および 無駄なスイッチングによる無効電流を無くして消費電流 を低減することができる。内部電源制御手段は、駆動制 御信号を制御する駆動制御信号制御手段と共に、内部電 20 御部13に対する制御信号を示している。 源回路50の動作を制御する。この内部電源制御手段 は、表示用高電圧VSおよび他の駆動電圧VA、VW、 VEを検出する電圧検出手段により検出された電圧値に 応じて電源制御信号PWSC1,PWSC2を変化さ せ、内部電源回路50の動作を制御する。また、駆動制 御信号制御手段は、表示用高電圧VSおよび他の駆動電 EVA, VW, VEを検出する電圧検出手段により検出 された電圧値に応じて駆動制御信号MCRST,MCP SD, ADENAを変化させ、さらに、内部電源制御手 段は、内部電源回路50の動作を制御する。

【0021】駆動制御信号制御手段は、検出された表示 用高電圧VSの値が内部に設定した規定値に達しない場 合には制御回路10により回路動作を停止させ、また、 検出された表示用高電圧VSの値が内部に設定した規定 値に達した場合には制御回路10により回路動作を再開 させる。これにより、表示用高電圧VSの可変により、 駆動制御信号の制御を行うようにすることができる。こ の駆動制御信号制御手段は、検出された表示用高電圧V Sの値を比較するために内部に設定された少なくとも2 つの第1および第2の規定値を有している。そして、第 40 1の規定値は表示用高電圧が立ち上がる場合に使用さ れ、また、第2の規定値は表示用高電圧が立ち下がる場 合に使用される。

【0022】平面型表示装置は、維持放電を行う平行す る維持放電電極7,8と、維持放電電極に直行して配置 されたアドレス電極3とを備えて構成されている。この 平面型表示装置において、維持放電電極の一方7は共通 接続され、また、維持放電電極の他方8は表示ライン毎 に独立して設けられている。これにより、平面型表示装

する3電極型面放電交流型プラズマディスプレイ装置と して構成することができる。

#### [0023]

【実施例】以下、図面を参照して本発明に係る平面型表 示装置の実施例を説明する。図1は本発明に係る平面型 表示装置の一実施例としての3電極面放電交流駆動型の プラズマディスプレイ装置を示す図であり、代表的な3 電極AC型PDPを駆動するための周辺回路を示すもの である。

【0024】図1において、参照符号10は制御回路, 11は表示データ制御部,12はフレームメモリ,13 はパネル駆動制御部, 14はスキャンドライバ制御部, そして、15は共通ドライバ制御部を示している。ま た、参照符号21はアドレスドライバ、22はXドライ バ,23はYスキャンドライバ,24はYドライバ,そ して、30はプラズマ・ディスプレイ・パネル (PD P)を示している。さらに、参照符号40はCPU、A DENAは表示データ制御部11に対する制御信号、そ して、MCRSTおよびMCPSDは表示パネル駆動制

【0025】ここで、図1に示すプラズマディスプレイ 装置は、前述した図15のプラズマディスプレイ装置に 対して、制御回路10へ制御信号(駆動制御信号) MC RST、MCPSD、ADENAを供給すると共に内部 電源回路50个制御信号(電源制御信号)PWSC1, PWSC2を供給するCPU40が設けられている。さ らに、制御回路10の構成および内部電源回路50も、 CPU40からの制御信号MCRST, MCPSD, ADENA およびPW SC1,PWSC2 に対応して変形されている(詳細は、後述す 30 る)。なお、本実施例のプラズマディスプレイ装置の他 の構成は、基本的には、図15に示すものと同様であ る。

【0026】すなわち、図1において、参照符号CLO CKは表示データを示すドットクロック、DATAは表 示データ(256階調カラー表示の場合は、各色8ビッ ト: 3×8)、DISPENA は外部から表示装置を消去状態 或いは待機状態にする信号(ディスプレイ・イネーブル 信号)、VSYNCは1フレーム(1フィールド)の開 始を示す垂直同期信号、そして、HSYNCは1ライン の開始を示す水平同期信号を示している。

【0027】制御回路10は、表示データ制御部11お よびパネル駆動制御部13を備えている。表示データ制 御部11は、入力されるデータを監視しているために、 データが入力されている場合、すなわち、データがある 場合には、信号DERSのレベルを高レベル"H"に変化さ せ、データが入力されていない場合、すなわち、データ が無い場合には、信号DERSのレベルを低レベル"L"に 変化させて、CPU40に供給する。さらに、表示データ 制御部11は、表示データをフレームメモリ12に蓄

置を壁電荷をメモリ媒体として利用した面放電構造を有 50 え、パネルの駆動タイミングに合わせて、アドレスドラ

イバ21に転送するようになっている。なお、参照符号 A-DATAは表示データ、また、A-CLOCKは転 送クロックを示している。

【0028】パネル駆動制御部13はパネル30に高圧 波形を印加するタイミングを決定するものであり、スキ ャンドライバ制御部14および共通ドライバ制御部15 を備えている。ここで、参照符号Y-DATAはスキャ ンデータ (Yスキャンドライバを1ビット毎にONさせ るためのデータ)、Y-CLOCKは転送クロック (Y スキャンドライバを1ビット毎にONさせるためのクロ 10 ック)、Y-STB1はYストローブ1 (Yスキャンド ライバをONさせるタイミング規定する信号)、そし て、Y-STB2はYストローブ2を示している。ま た、参照符号X-UDはX側共通ドライバのON/OF Fを制御する信号 (VS/VWを出力)、X-DDはX 側共通ドライバのON/OFFを制御 (GND)、Y-UDはY側共通ドライバのON/OFFを制御 (VS/ VWを出力)、そして、Y-DDはX側共通ドライバの ON/OFFを制御 (GND) を示している。

【0029】図1に示されるように、アドレス電極3は 20 1本毎にアドレスドライバ21に接続され、該アドレス ドライバ21によってアドレス放電時のアドレスパルス が印加される。また、Y電極8は個別にYスキャンドラ イバ23に接続される。スキャンドライバ23はY側共 通ドライバ(Yドライバ)24に接続されており、アド レス放電時のパルスはYスキャンドライバ23から発生 する。また、維持パルス等はYドライバ24で発生し、 Yスキャンドライバ23を経由して、Y電極8に印加さ れる。さらに、X電極7は、パネル30の全表示ライン (Xドライバ) 22は、書き込みパルスおよび維持パル ス等を発生する。これらのドライバ回路は、制御回路1 0によって制御され、該制御回路10は、装置の外部よ り入力される同期信号や表示データ信号およびCPU4 Oからの制御信号(MCRST, MCPSD, ADENA) によって制御さ れている。

【0030】ここで、本実施例の平面型表示装置の特徴 は、表示用高電圧VS、外部から入力される消去状態ま たは待機状態を示す信号(DISPENA),および、入力される RS)をユニット(表示装置)内部で検出し、これによ り、表示用高電圧VS投入時の立ち上がりおよび表示用 高電圧VS遮断時の立ち下がり時等の低電圧,或いは, 高電圧での表示不良(異常)を防いで表示を消去状態と し、また、外部から入力される信号DISPENA に応じて表 示を消去状態(待機状態)とし、さらに、入力される表 示データDATAが無い(所定時間データが入力しな い)場合に表示を消去状態にすることができるようにな っている。

【0031】また、本実施例においては、利用者(オペ 50 うになっている。

レータ)が、装置に印加する表示用高電圧VSを意図的 に遮断或いは規定値以下に低下させることで、表示装置 に入力する信号を何ら制御することなく(変えることな く)、制御信号(MCRST, MCPSD, ADENA) により駆動電流波 形を停止させ、これによって、バネルに対して駆動波形 が印加されないようにして無効電流の極力少ない画面の 消灯状態にすることができる。すなわち、表示用高電圧 VSを意図的に制御することで、新たな信号線を設ける ことなく、無効電流の極力少ない画面の消灯状態にする ことができる。従って、本実施例においては、オペレー 夕は、意図的に表示用高電圧VSを遮断或いは規定値以 下に低下させるか、または、消去状態または待機状態を 示す信号DISPENA を制御することにより、表示を消去状 態にすることができる。

【0032】図2は図1の平面型表示装置の要部を示 し、図2(a) は該平面型表示装置における要部を概略的 に示すブロック図であり、また、図2(b) は図2(a) に おける電圧検出器の構成例を示す回路図である。ここの で、図2(a) において、参照符号40はCPU、50は 内部電源回路、61~64は高電圧検出回路、65はク ロック・ジェネレータ、そして、66はパワーオン・リ セット回路を示している。

【0033】図2(a) に示されるように、内部電源回路 50には、電源電圧Vccおよび表示用高電圧VSが印加 され、アドレス放電パルス用電圧VA, 書き込み放電パ ルス用電圧VW、および、消去用パルス電圧VEがPW M制御により出力されるようになっている。ここで、表 示用高電圧VSは高電圧検出器61により検出され、ア ドレス放電パルス用電圧VAは高電圧検出器62により に渡って共通に接続される。そして、X側共通ドライバ 30 検出され、書き込み放電バルス用電圧VWは高電圧検出 器63により検出され、そして、消去用パルス電圧VE は高電圧検出器63により検出される。ここで、図2 (b) に示されるように、各高電圧検出回路 6 1 (6 2, 63,64)は、それぞれ抵抗R61~R63およびコンデ ンサ C 61 で構成され、検出信号 V S K ( V A K , V W K, VEK) を出力するようになっている。

【0034】検出された信号VSK, VAK, VWK, VEKは、それぞれCPU40に内蔵された8ビットの アナログ/ディジタル変換器 (A/Dコンバータ) に供 表示データDATAにおけるデータの無い状態(信号DE 40 給され、これにより該CPU40が各電圧値を8ビット データ (256ポイントのデータ) として内部レジスタ に取り込んで認識できるようになっている。また、CP U40には、クロック・ジェネレータ65の出力信号 (クロック信号) CLKおよびパワーオン・リセット回 路66の出力信号(パワーオン・リセット信号) RST も供給されている。そして、CPU40からは、内部電 源回路50に対して制御信号 (電源制御信号)PWSC1およ びPWSC2 が出力され、また、制御回路10に対して制御 信号 (駆動制御信号)MCRST, MCPSD, ADENAが出力されるよ

【0035】図3および図4は図2における内部電源回 路の一例を示すブロック回路図である。ここで、図3は 主に内部電源回路の全体的な構成を示し、また、図4は CPU40から供給される制御信号PWSC1.PWSC2 を処理 する回路および図3におけるDTC電圧回路(55)を 示している。これら図3~図5に示す内部電源回路の構 成は、本件と同一出願人により出願された特願平5-1 35972号に詳細に記載されている。

【0036】図3において、参照符号51はスイッチン グ波形電圧/電流変換回路、52は基準電圧回路 (Vェ 10 電圧)、53はPWM制御回路、54は基準三角波発振 回路、55はDTC電圧回路、そして、56は保護回路 を示しており、これらの回路は、例えば、1つのICチ ップとして集積化されている。同図に示されるように、 内部電源回路50は、スイッチング波形電圧/電流変換 回路51,基準電圧回路52,PWM制御回路53,基 準三角波発振回路 5 4 , D T C 電圧回路 5 5 , 保護回路 56, FET (トランジスタ) Tr50,抵抗R51~R53, コンデンサC51~C54,ダイオードD50,および,チョ **ークコイルL50を備えている。ここで、ゴンデンサC52 20** およびC54は、電解コンデンサである。

【0037】図4において、参照符号71はラッチ回 路、72はコンパレータを示している。同図に示される ように、内部電源回路50は、さらに、ラッチ回路7 1,コンパレータ72,トランジスタ $Tr71 \sim Tr71$ ,抵 抗R71~R75, コンデンサC71およびC72を備えてい る。ここで、コンデンサC71およびC72は外付けされて おり、また、コンデンサ C71は電解コンデンサである。 また、コンパレータ72の一方の入力には表示用高電圧 コンパレータ72の他方の入力には基準電圧Vr(表示用 高電圧の分圧値VS/nに対応した基準電圧の分圧値Vr/n) が印加されている。また、制御信号PWSC1およびP WSC2は、表示用高電圧VSを抵抗により分圧した電 位を接続したり、表示用高電圧VSの電圧および電流を 監視している回路からの出力信号を接続するために使用 される。この図4に示す回路では、Vsc電位がトランジ スタTr71 のスイッチング状態とは別に、制御信号PWSC 1,PWSC2 により制御されるトランジスタ Tr72, Tr73 の スイッチング状態によっても電位を制御することができ 40 るようになっており、これにより、表示用高電圧VSで も保護回路(56)の制御が可能となっている。

【0038】図3~図5に示す内部電源回路50は、該 電源回路内部の保護回路として内部に基準電源を内蔵し ており、各出力電圧の分圧値と基準電圧を比較した結 果、分圧値が高い場合内部スイッチングを停止して出力 を停止するようになっている。ここで、本実施例の平面 型表示装置における内部電源回路50は、CPU40か らの制御信号PWSC1およびPWSC2により保護動 信号PWSC1 およびPWSC2 の論理を次の表1に示す。

【表1】

[0039]

〔表〕〕

12

PWSC1	PWSC2	回路動作		
Н	Н	内部保護回路動作禁止		
H	L	内部保護回路動作開始		
L	L	内部電源出力停止		

【 0 0 4 0 】上記の表 1 から明らかなように、信号PWSC 1 およびPWSC2 が両方共に高レベル "H" のときは内部 保護回路の動作が禁止され(保護動作による遮断が行わ れない状態)、信号PWSC1 が高レベル"H"で信号PWSC 2 が低レベル "L" のときは内部保護回路の動作が開始 され(保護動作による遮断が行われる状態)、そして、 信号PWSC1 およびPWSC2 が両方共に低レベル"L"のと きは内部電源出力が停止される。

【0041】図6は図1の平面型表示装置における表示 データ部の要部を示す回路図であり、図7は図1の平面 型表示装置におけるパネル駆動制御部の要部を示す回路 図である。ここで、前述した図1に示すように、CPU 40から制御回路10に対して制御信号MCRST, M · CPSD, ADENAが供給されるが、制御信号ADENA は表示データ部11に供給され、制御信号MCRST はバネ . ル駆動制御部13に供給される。

【0042】図6に示されるように、表示データ部11 は、表示データDO~D7が一方の入力に供給されるA NDゲート110~117を有している。これら各ANDゲ VS(表示用高電圧の分圧値VS/n)が印加され、該 30 ート110 ~117 の他方の入力には、それぞれ制御信号A DENAが供給され、該信号ADENA が高レベル"H"の ときはアドレスデータA-DATA(DOA~D7A)がアドレスドラ イバ21へ出力され、信号ADENA が低レベル"L"のと きはアドレスデータA-DATA(DOA~D7A)がアドレスドライ バ21へ出力されないようになっている。従って、制御 信号ADENA により、制御回路10(表示データ部11) からアドレスドライバ21へ供給されるアドレスデータ A-DATAを制御するようになっている。

> 【0043】図7に示されるように、バネル駆動制御部 13(共通ドライバ制御部15)は、ANDゲート131, 132, O R ゲート133, およびフリップ・フロップ134 を有 している。ANDゲート131 の反転入力およびANDゲ ート132 の入力には、制御信号MCPSDが供給され、 ANDゲート131,132 の出力は、ORゲート133 を介し てフリップ・フロップ134 のデータ入力に供給されてい る。ここで、ANDゲート132 の入力には、信号Y-UD,Y -DD,X-UD,X-DD が供給され、信号MCPSD が供給され、A NDゲート131,132 の出力は、ORゲート133 を介して フリップ・フロップ134 のデータ入力に供給されてい

作と出力の制御が行われるようになっている。この制御 50 る。従って、制御信号MCPSD により制御回路10(共通

13

ドライバ制御部15)からXドライバ22およびYドラ イバ24へ供給される信号Y-UD,Y-DD,X-UD,X-DD を制御 するようになっている。

【0044】制御信号MCRSTは、パネル駆動制御回路部 13内部の全てのラッチ或いはフリップ・フロップのダ ・イレクトクリア端子に供給されており、´低レベル"L" \* \*の制御信号MCRSTにより初期化されるようになってい る。ここで、制御信号MCRST, MCPSD, ADE NAのレベルは、各状態において次の表2のようにな る。

14

[0045]

【表2】

[表2]

	初期設定時	正常動作時	異常処理時	データ 無し DERS="L"	データ 有り DBRS=Tr	DISPENA = "L"
MCRST	L	H	L	L.	Н	L
MCPSD	Н	L	Н	Н	L	H
ADENA	L	Н	L	L	Н	L

【0046】上記の表2に示されるように、初期設定時 には、信号MCRST およびADENA が低レベル"L"で信号 MCPSD が高レベル"H"となり、そして、正常動作時に は、信号MCRST およびADENA が高レベル "H"で信号MC PSD が低レベル"L"となる。また、異常処理時には、 ·信号MCRST およびADENA が低レベル"L"で信号MCPSD が高レベル "H"となる。さらに、信号DERSのレベルが 低レベル"L"の場合、すなわち、データが無い (所定 時間データが入力されない)場合には、信号MCRST およ びADENA のレベルが低レベル "L"で信号MCPSD が高レ ベル"H"となる。また、信号DERSのレベルが高レベル "H"の場合、すなわち、データが有る場合には、信号 MCRST およびADENA のレベルが高レベル "H"で信号MC PSD が低レベル "L"となる。

【0047】そして、信号DISPENA のレベルが低レベル を搭載した表示装置(該表示装置を制御する装置)また はオペレータが意図的に表示装置を消去状態(待機状 態)にしたい場合には、信号MCRST およびADENA のレベ ルが低レベル"L"で信号MCPSD が高レベル"H"とな る。

【0048】図8は本発明の平面型表示装置における処 理の一例を示すフローチャート、図9は図8のフローチ ャートにおけるタイマの動作を説明するための図、そし て、図10は図8のフローチャートに示す処理を説明す るための波形図である。図8に示されるように、まず、 40 電源(Vcc)が投入されると、CPU40は、パワーオ ン・リセット回路66からの高レベル "H" のリセット 信号RSTによりプログラムが動作される。そして、ス テップS1において、初期設定が行われる。この初期設 定では、駆動制御信号MCRST, MCPSD, ADENA の制御により 駆動波形が停止され、また、制御信号PWSC1,PWSC2 によ り内部保護回路の動作が禁止状態とされる。次に、ステ ップS2において、表示用高電圧VSがチェックされ る。すなわち、表示用高電圧VSが規定値になるまでル ープし続け、表示用高電圧VSが規定値(予めCPUの 50 ADENA により、制御回路10(表示データ制御部11お

内部に規定された値、例えば、170V:図10参照) を越えると、初めてループから抜けて次のステップS3 に進む。

【0049】ステップS3では、タイマによる時間補償 が行われる。すなわち、図9に示されるように、まず、 電源(図9(b)参照)が投入された後、内部電源回路5 0の出力電圧VA(W,VE:図9(c)参照)は、表示用高 電圧VS (図9(a) 参照) が正常に印加されてから規定 値に立ち上がるまでに約350msec.程度の時間かかる ため、この時間をステップS3のタイマ処理により保証 している。ここで、図9(d) および(e) に示されるよう に(表1参照)、信号PWSC1 およびPWSC2 が両方共に高 レベル "H" のときは内部保護回路の動作が禁止され、 信号PWSC1 が高レベル "H"で信号PWSC2 が低レベル "L"のときは内部保護回路の動作が開始され、そし "L"の場合、すなわち、本プラズマディスプレイ装置 30 て、信号PWSC1 およびPWSC2 が両方共に低レベル"L" のときは内部電源出力が停止される。

> 【0050】さらに、ステップS4に進んで、制御信号 PWSC1およびPWSC2により内部保護回路の動作 を開始させる。次に、ステップS5に進んで、内部電源 のチェックを行う。この内部電源チェックは、各内部電 源回路50の出力電圧VA、VW、VEが電圧を予めて PU40の内部に規定された値を出力しているかどうか を確認するもので、電圧値が異常の場合はステップS1 0の異常処理ルーチンに分岐する。ステップS10の異 常処理ルーチンでは、制御信号PWSC1 およびPWSC2 によ り内部電源回路50の動作を停止させ、また、制御信号 MCRST、MCPSD、ADENAにより制御回路1 0の動作を停止させ、図16の駆動波形が全て出ない状 態にする。なお、この状態は、電源Vccを再度投入して パワーオンリセット回路を働かせない限りクリアするこ とはできない。

> 【0051】一方、ステップS5において、全ての電圧 (駆動電圧)VA,VW,VEが正常であったと判別さ れると、ステップS6に進んで、制御信号MCRST,MCPSD,

よびバネル駆動制御部13)の動作を開始させる。ここ で、信号MCRSTは、パネル駆動制御部13内部の全 てのラッチ或いはフリップ・フロップのダイレクトクリ アを制御するリセット信号であり、また、信号MCPS Dは非同期に高圧駆動回路をリセットするリセット信号 である。さらに、信号ADENAはアドレスドライバ2 1のイネーブル信号である。

【0052】そして、ステップS7に進んで、外部から 入力される信号DISPENA(ディスプレイ・イネーブル信 号)のチェック、および、制御回路10 (表示データ制 御部11)で検出された入力される表示データDATA におけるデータの無い状態の検出信号DERSのチェックを 行う。このステップS7において、信号DISPENA または DÉRSの少なくとも一方が低レベル"L"の場合、具体的 に、例えば、本プラズマディスプレイ装置を搭載した表 示装置(該表示装置を制御する装置)またはオペレータ が意図的に信号DISPENA により表示装置を消去状態 (待 機状態)にしたい場合、或いは、表示データDATAが 無い (所定時間データが入力しない) 場合には、ステッ プS1に戻って前述した処理を行う。この場合には、画 20 面が全面消去状態になるだけでなく、表示に関係の無い パネルへの充放電電流や無駄なスイッチングによる無効 電流を無くして消費電力を低減することができる。ま た、ステップS7において、信号DISPENA またはDERSの 両方とも高レベル "H" の場合、具体的に、例えば、本 プラズマディスプレイ装置を搭載した表示装置 (該表示 装置を制御する装置)またはオペレータによる信号DISP ENA の入力がなく、且つ、表示データDATAが入力し ている場合には、ステップS8に進む。

Sをチェックし、表示用高電圧VSが規定値であると判 別されると、さらに、ステップS9に進んで、内部電源 電圧VA, VW, VEの出力をチェックする。この間、 表示用高電圧VSが規定値よりも下がった場合、すなわ ち、ステップS8における表示用高電圧VSのチェック がNGの場合には、ステップS1の初期設定に戻ると共 に、ステップS10の異常処理を行うことになる。ここ で、ステップS8における表示用高電圧VSをチェック するための規定値は、ステップS2における最初の表示 用高電圧VSをチェックするための規定値(175V) 40 が可能である。 よりも低い165Vとすることにより電圧変動によるプ ログラムの異常動作を防いでいる。ここで、表示用高電 圧VSの値が195Vを越えた場合、異常電圧入力とし て異常処理ルーチン (ステップS10) に分岐し、制御 信号PWSC1 およびPWSC2 により内部電源回路50の動作 を停止させ、また、制御信号MCRST, MCPSD, ADENA により 制御回路10の動作を停止させる(図10参照)。

【0054】すなわち、図10に示されるように、ま ず、表示用高電圧VSの値が175Vまで上昇すると内 始となる。そして、表示用高電圧VSの値が165V以 下に低下すると、初期設定に戻り、制御信号MCRS T、MCPSD、ADENAにより制御回路10はリセ ット状態となって表示は全面消去となる。

【0055】このように、本実施例の平面型表示装置に よれば、外部から入力される消去または待機の状態を示 す信号、或いは、入力される表示データの消去状態を検 出する手段により、駆動制御信号を制御する手段および 表示用高電圧の電圧値に応じて駆動制御回路を全て停止 状態とすることができ、無駄な電力を消費することなく 全面消去表示を行うことが可能となる。

【0056】図11は本発明に係る平面型表示装置の他 の実施例としての2電極面放電交流駆動型プラズマディ. スプレイ装置を示すブロック図であり、図12は図11 のプラズマディスプレイ装置における駆動波形の一例を 示す図である。図11において、参照符号7AはX電極  $(X_1 \sim X_M)$  を示し、21A はX-アドレスドライバ を示している。

【0057】図11と図1との比較から明らかなよう に、本実施例の2電極面放電交流駆動型プラズマディス プレイ装置は、3電極面放電交流駆動型プラズマディス プレイ装置における共通接続されたX電極7は取り除か れ、アドレスドライバ21としてX-アドレスドライバ 2 1 A が設けられ、アドレス電極 (A<sub>1</sub> ~ A<sub>M</sub> ) 3とし てX電極7Aが設けられている。また、本実施例におい ては、Xドライバ22の出力がX-アドレスドライバ2 1A に供給されるようになっている。

【0058】さらに、図12と図16との比較から明ら かなように、2電極面放電交流駆動型プラズマディスプ 【0053】ステップS8では、再度、表示用高電圧V 30 レイ装置のX電極波形(X1~XM)が、3電極面放電 交流駆動型プラズマディスプレイ装置におけるアドレス 電極波形 (A1 ~ Aм ) に対応している。ここで、前述 した本発明の特徴とする構成および動作は、本実施例の 2 電極面放電交流駆動型プラズマディスプレイ装置に対 してもそのまま当て嵌めることができる。さらに、本発 明の平面型表示装置は、上述した2電極および3電極の 面放電交流駆動型プラズマディスプレイ装置に限定され るものではなく、エレクトロ・ルミネッセンス (EL) 等の他の様々な平面型表示装置に対しても適用すること

#### [0059]

【発明の効果】以上、詳述したように、本発明の平面型 表示装置によれば、実際の表示には全く関係ないパネル への充電電流および無駄なスイッチングによる無効電流 を無くして消費電流を低減することができる。

## 【図面の簡単な説明】

【図1】本発明に係る平面型表示装置の一実施例として の3電極面放電交流駆動型プラズマディスプレイ装置を 示すブロック図である。

部電源電圧VA, VW, VEをチェックした後に表示開 50 【図2】図1の平面型表示装置における要部を概略的に

the second section of the second section of the second section of

示すブロック図である。

【図3】図2における内部電源回路の一例を示すブロック回路図(その1)である。

【図4】図2における内部電源回路の一例を示すプロック回路図(その2)である。

【図5】図3および図4に示す内部電源回路における各部の制御波形を示す図である。

【図6】図1の平面型表示装置における表示データ部の 要部を示す回路図である。

【図7】図1の平面型表示装置におけるパネル駆動制御 10 部の要部を示す回路図である。

【図8】本発明の平面型表示装置における処理の一例を示すフローチャートである。

【図9】図8のフローチャートにおけるタイマの動作を説明するための図である。

【図10】図8のフローチャートに示す処理を説明するための波形図である。

【図11】本発明に係る平面型表示装置の他の実施例としての2電極面放電交流駆動型プラズマディスプレイ装置を示すプロック図である。

【図12】図11のプラズマディスプレイ装置における 駆動波形の一例を示す図である。

【図13】従来の3電極面放電交流駆動型のプラズマディスプレイパネルを模式的に示す図である。

【図14】図13のプラズマディスプレイパネルにおける1つの放電セルの概略的構造を示す断面図である。

【図15】図13に示すプラズマディスプレイパネルを 用いた3電極面放電交流駆動型プラズマディスプレイ装 置の一例を示すブロック図である。

【図4】

図2における内部電源回路の一例を示すプロック回路図(その2)

VCC Tr72 55 PWSC **CPU40** DTC より 20 庄 包件 Tr73 913 Vsc键位 PWSC2 R72-3 **VS(VS/m)** 比較器 2 C71-表示用電圧 (分圧值) [Vr(Vr/n) Tr71 外付け コンアンザ

【図16】図15のプラズマディスプレイ装置における 駆動波形の一例を示す図である。

18

【符号の説明】

1…前面ガラス基板

2…背面ガラス基板

3…アドレス電極

4…壁

5…蛍光体

6…誘電体層

10 7…X電極 (維持電極)

8…Y電極 (維持電極)

10…制御回路

11…表示データ制御部

12…フレームメモリ

13…パネル駆動制御部

14…スキャンドライバ制御部

15…共通ドライバ制御部

21…アドレスドライバ

22…Xドライバ

23…Yスキャンドライバ

24…Yドライバ

30…プラズマ・ディスプレイ・パネル (PDP)

40...CPU

50…内部電源回路


VS…表示用高電圧

VA, VW, VE…駆動電圧

PWSC1, PWSC2…制御信号(内部電源回路用) MCRST, MCPSD, ADENA…制御信号(制御 回路用)

【図5】

図3および図4に示す内部電源回路における各部の制御波形を示す図




A control of the property of the

and the control of the state of


【図1】

#### 本発明に係る平面型表示装置の一実施例としての3電圧面放電 交流駆動型プラズマティスプレイ装置を示すプロック図




【図3】


# 図2における内部電源回路の一例を示すプロック回路図(その1)



[図2]


#### 図1の平面型表示装置における要部を振略的に示すプロック図





【図6】

#### 図1の平面型表示装置における表示アータ都の要部を 示す回路図





[図7]

[図8]

本発明の平面型表示装置における処理の一例を示すフローチャート

図1の平面型表示装置におけるパネル収動制御部の 要部を示す回路図





[図9]

[図10]

図8のフローチャートにおけるタイマの動作を説明するための図






図8のフローチャートに示す処理を説明するための波形図




【図11】

【図12】

図11のプラズマティスプレイ装置における駆動波形の一例を示す図






【図13】

・従来の3年福面放電交流駆動型のブラズマティスプレイバネルを 模式的に示す図

【図14】



5 前面ガラス基板 3 アドレス 電母 4 単光体 学光体 Pドルス放電 M g O膜 7 X電母 Y電母 8 背面ガラス基板 - 2

図13のブラズマティスプレイパネルにおける1つの放電セルの 概略的構造を示す断面図

【図15】

[図16]

図13に示すプラスマティスプレイパネルを用いた3電極面放電交流駆動型プラズマティスプレイ装置の一例を示すプロック図




図15のプラズマティスプレイ装置における駆動波形の一例を示す図

